Intel se referă la alternativa sa la 3D V-Cache drept „BFC”
Intel introduce o tehnologie similară cu 3D V-Cache de la AMD, care va fi disponibilă pe viitoarele procesoare desktop Core Ultra Series 4 „Nova Lake”. Știm de mai bine de un an că firma pregătește modele de procesoare cu memorii cache de ultim nivel (last-level cache) de capacitate mărită. Până acum, documentele tehnice apărute pe internet făceau referire la această tehnologie sub denumirea „bLLC”, care însemna pur și simplu „big last-level cache” (memorie cache de ultim nivel de capacitate mare). Nu eram siguri dacă bLLC urma să fie folosită drept denumire comercială a tehnologiei, iar acum se pare că am avut dreptate. Se pare că Intel va folosi „BFC” ca extensie de brand pentru modelele de procesoare care beneficiază de bLLC.
\
Pe măsură ce ne apropiem de lansarea acestor cipuri de generație următoare, au început să apară informații despre numerotarea modelelor de procesoare. Seria va păstra noua schemă de denumire Core Ultra, introdusă odată cu actuala generație Core Ultra Series 2 „Arrow Lake”, dar o va completa cu numere de model din patru cifre, care seamănă într-o oarecare măsură cu cele folosite de seria Core de generația a 4-a „Haswell”. Extensiile de brand „K” și „KF” indică procesoarele care au multiplicatorul frecvenței de bază deblocat pentru creșterea frecvenței, în timp ce „BFC” indică prezența tehnologiei bLLC.
Putem doar să ghicim ce înseamnă abrevierea „BFC”; probabil că Intel a pregătit o denumire de marketing ingenioasă pentru acest acronim, precum „big fusion cache” (memorie cache de fuziune de capacitate mare). Iar gamerii, desigur, știu ce cuvânt mai puțin politicos ar putea folosi în locul literei „F”.
Ideea din spatele tehnologiei bLLC este aceeași ca în cazul 3D V-Cache de la AMD. AMD a descoperit că mărirea memoriei cache L3 a procesorului poate îmbunătăți semnificativ performanța în jocuri, deoarece permite stocarea unei cantități mai mari de date utilizate frecvent de jocuri, precum texturile, la o latență de până la șase ori mai mică decât cea a memoriei DRAM. În timp ce AMD suprapune un bloc de memorie cache L3 peste CCD-ul său, deasupra regiunii centrale care conține memoria cache L3 integrată pe cip, pentru a obține un bloc de memorie cache accesibil în mod continuu, Intel ar putea folosi o abordare diferită. De exemplu, ar putea avea un ciplet dedicat memoriei cache amplasat lângă cipletul de calcul, la care să fie extinsă magistrala inelară a complexului de calcul sau al cărei traseu să se încheie scurt în absența acestuia.
About The Author
